附件5
毕业设计（论文）开题报告
填表日期： 年 月曰
系别（盖章）:
学生姓名：
学号：
年级专业：
指导教师姓名：
职称：
题目
数字频率计的设计
研究目标与 内容（包括基 本内容、方案 论证、设计思 路等）
基本内容
频率是电子测量中一个最为基本的参量，在信号发生器以及振荡器、 各种倍频和分频电路的输出信号中，都要进行频率的测量。因此为了能 够高效稳定的测量信号频率，设计一款基于 FPGA的可以测量多种信号
频率的数字频率计。
本设计 方案论证
方案一：米用小规模数字集成电路制作
被测信号经过放大整形变换为脉冲信号后加到主控门的输入端，时 基信号经控制电路产生闸门信号送至主控门，只有在闸门信号采样期间 输入信号才通过主控门，若时基信号周期为 T,进入计数器的输入脉冲
数为N，则被信号的测频率其频率F-N/T。
方案一：米用单片机为控制中心进行测频控制
单片机技术比较成熟，功能也比较强大，被测信号经放大整形后送 入测频电路，由单片机对测频电路的输入信号进行处理，得出相应的数 据送至显示器显示。采用这种方案优点是成熟的单片机技术、运算功能 较强、软件编程灵活、自由度大、设计成本也较低、缺点是显而易见的， 在传统的单片机设计系统中必须使用许多分立元件组成单片机的外围电 路，整个系统显得十分复杂，并且单品机的频率不能做的很高，使得测 量精度大大降低。
方案三：米用FPGA作为控制中心的数字频率计
FPGA的结构灵活，其逻辑单元、可编程内部连线和I/O单元都可以 由用户编程，可以实现任何逻辑功能，满足各种设计需求，其速度快、 功耗低，通用性强，特别适用于复杂系统的设计。
利用VHDL （超高速集成电路硬件描述语言）工业标准硬件描述语 言，米用自顶向下（Top to Down）和基于库（Library- based的设计，设计 者不但可以不必了解硬件结构设计，而且将使系统大大简化，提高整体 的性能和可靠性。
通过三种方案的比较发现，方案三为数字频率计设计的最佳选择方案 设计思路
根据频率定义，测量1 S内被测信号经过的周期数即为该信号的频率。
因此，本设计应主要解决三个问题：产生一个标准的时钟信号作为闸门 信号；在闸门信号有效时间范围内对输入的信号进行计数；对所得的数 据进行处理，并将其显示。
针对上述问题，可以通过以下方法解决：依靠脉冲发生器产生的标 准时钟信号，产生1S的闸门信号，当测频控制信号发生器电路产生的 1S的闸门信号为有效电平状态时，开始计算被测信号的周期数，当闸门 信号回到无效电平状态时 其值即为所求频率，将得到的结果保存到锁存 器并转换成相应的能够在七段数码显示管上可以显示的十进制结果。这 样，在数码显示管上便能看到计数结果。
运用自顶向下的设计思想，编程时分别对控制、计数、锁存、译码等 电路模块进行VHDL文本扌田述，使母个电路模块以及器件都以文本的形 式出现，然后通过编译、波形分析、仿真、调试来完善每个器件的功能。
单个器件制作完成后，然后将它们生成库文件，并产生相应的符号，最 后用语言将各个已生成库文件的器件的各个端口连接在一起 ，从而形成
了系统主电路的软件结构。在上述工作的基础上，再进行波形分析、仿真 调试便完成整个软件设计。
毕业论文 (设计工作、 安排计划)
2011221-2011321查阅相关文献，设计硬件电路编写部分程 序并进行相应的仿真。
2011322-2011.5.1制作电路板并进行数据米集电路的调试。
2011.5.4-答辩 写毕业论文。
学生签字： 指导教师签字：
2011 年 月1 日 年 月 日
系部 工作 领导 小组 审批
负责人签字盖章：
年 月 日