FIR数字滤波器的设计开题报告
湖南科技大学沁届毕业设计（论文）开题报告
题 目
FIR数字滤波器的设计
作者姓名
学号
所学专业
一、设计的要求、意义，同类策划工作国内外现状、存在问题
项目来源与设计要求：? 项目来源：
随着音频信号处理的发展以及各种家用音1='
随着音频信号处理的发展以及各种家用音
1='
频处理器的诞生，人们对音质和处理速度的要
求越变越高。而人耳能听到的声音频率范围为
20 Hz-20
20 Hz-20 000 Hz
语音信号频率最高为3
400Hz,大多数的语音信号频率都在低频区,
如果语音信号中有高频噪声，播放此音频文件1='1='
如果语音信号中有高频噪声，播放此音频文件
1='
1='
可以听到正常的语音中夹杂有刺耳的鸣叫声。
本设计就是针对音频设备的滤波问题，提出了 基于FPGA的FIR数字滤波器的设计与实现。
设计要求：
设计一个可以消除语音信号中高频噪声的 FIR低通滤波器，它的性能指标如下：
1） 信号的釆样频率FS ： 22050HZ；
2） 通带边界频率Pf : 3859Hz；
3） 阻带边界频率Sf : 6615Hz；
4)阻带衰减不小于-50dB
4)
阻带衰减不小于-50dBo
同类设计工作国内外现状、存在的问题：
在国内外的研究中，设计FIR滤波器所涉 及的乘法运算方式有：并行乘法、位串行乘法 和采用分布式算法的乘法。
并行乘法虽然速度快，同时占用的硬件资 源极大。如果滤波器的阶数增加，乘法器位数 也将变大，硬件规模将变得十分庞大。
? ■■|=:位串行乘法器的实现方法主要是通过对乘 法运算进行分解，用加法器来完成乘法的功能, 也即无乘法操作的乘法器。但由于一个8*8位的 乘法器输出为16位，为了得到正确的16位结果, 串行输入的二进制补码数要进行符号位扩展， 即将串行输入的8位二进制补码数前补8个0 （对 正数）或8个1 （对负数）后才输入乘法器。如果每 一位的运算需要一个时钟周期的话，这个乘法 器需要16
? ■■
|=:
分布式算法(Distributed Arithmetic, DA)的主要特点是巧妙的利用ROM查找表将固定 系数的乘累加(Multiply—accumulator, MAC) 运算转化为查表操作，它与传统算法实现乘 累加运算的不同在于执行部分积运算的先后顺 序不同。分布式算法在完成乘累加功能时是通过将各输入数据每一对应位
产生的部分积预先进行相加形成相应的部分积，然后再
对各个部分积累加形成最终结果，而传统算法是
等到所有乘积已经产生之后再来相加来完成乘粼加运算的。就小位宽来说, DA算
法设计的FIR滤波器的速度可以显著的超过基 于MAC的设计。相对于前两种方法，DA算法既可 以全并行实现，又可以全串行实现，还可 以串并行
结合实现，可以在硬件规模和滤波器速度之间作适当的折中，是现在被 研究的主要方法。
FIR数字滤波器的实现，大体可以分为软件 实现和硬件实现方法两种。软件实现方法即是 在通用的微型计算机上用软件实现。利用计算 机的存储器、运算器和控制器把滤波所要完成 的运算编成程序通过计算机来执行，软件可由使
Hi用者自己编写，也可以使用现成的.国内外的研究机构、公司己经推出了不同语 一言的信号滤波处理软件包。但是这种方法速 度慢，难以对信号进行实时处理,虽然可以用快速傅立叶变 换算法来加快计算速度,但要达到实时处理要付出很高的代价，因而 多用于教学与科研。
Hi
^11硬件实现即是设计专门的数字滤波硬件， 采用硬件实现的方法一般都比采用软件实现方 法要困难得多，目前主要采用的方法有两种： 一种是釆用DSP (Digital Signal Processing) 处理器来实现，另一种是采用固定功能的专用 信号处理器。“二者相比，固定功能的DSP专用 器件可以提供很好的实时性能，但其灵活性差, 研发周期长，难度也比较大：DSP处理器的成本 低且速度较快，灵活性好，但由于软件算法在 执行时的顺序性，限制了它在高速和实时系统 中的应用。在一些高速应用中，系统性能的要 求不断增长，而DSP性能的提高却落后于需求的 增长。
^11
现在，大规模可编程逻辑器件为数字信号 处理提供了一种新的实现方案。分布式算法可 以很好地在FPGA(Field Programmable Gate Array)中实现，然而却不能有效的在DSP处理嚣
中实现，所以釆用FPGA使用分布式算法实现FIR 数字滤波器有着很好的发展前景。
釆用现场可编程门阵列FPGA束实现FIR数 字滤波器，既兼顾ASIC器件（固定功能I）St,专 用芯片）的实时性,又具有DSP处理器的灵活性。
FPGA和DSP技术的结合能够更进一步提高集成
度、加快速度和扩展系统功能。用FPGA设计的 产品还具有体积小、迷度快、重量轻、功耗低、 可靠性高、仿制困难、上批量成本低等优点。
但是,DA算法中的查找表的规模随着FIR数字滤 波器阶数的增加呈指数增长，而且随着滤波器 系数的位数的增加，查找表的规模也会增加， 这将极大的增加设计的硬件规模。所以如何减 小查找表的规模成为尚待解决的问题。
二、设计目标、内容和拟解决的关键问题（具体化）
设计目标：设计个可以消除语音信号中高频
设计目标：设计
个可以消除语音信号中高频
噪声的FIR低通数字滤波器 设计内容：
1）设计一个可以消除语音信号中高频噪 声的FIR低通数字滤波器，它的信号采样频 率FS为22050HZ,通带边界频率Pf为
3859Hz、阻带边界频率Sf为6615Hz、阻带衰
减不小于-50dB o
利用Matlab对FIR数字低通滤波器进 行软件仿真；
利用分布式算法(Distributed Arithmetic，DA)对FIR数字低通滤波器进行硬 件实现； 拟解决的关键问题:
⑴确定FIR数字低通滤波器的各个性能指
标;
⑵利用Matlab编程仿真；
⑶利用分布式算法(Distributed
Arithmetic,DA )进行硬件实现；
三、特色与创新之处
采Matlab/Simulink进行设计和仿真， 通过以上的过程导出一定性能的FIR滤波器频 率响应与抽头系数，然后用Verilog HDL语言 设计和QUARTOS II仿真FIR低通数字滤波 器，实现用软件描述硬件的动作及功能，应用 软件来实现数字滤波器的功能和时序仿真。
釆用FPGA进行硬件实现。
四、拟采取的研究方法、步骤、技术路线
拟釆取的研究方法：Matlab软件仿真、分布式 算法；
主要步骤：
1） 制定技术指标；
2） 进行Matlab软件仿真；
3） 用FPGA进行硬件实现;
五、使用的主要仪器设备、试剂和药品
本设计使用了 Matlab软件、FPGA器件、 Verilog HDL 语言以及 QUARTUSII。
六、参考文献:
赵雅兴?FPGA原理、设计与应用[M]?天津： 天津大学出版社，1999.
侯伯亨,顾新?VHDL硬件描述语言与数学逻 辑电路设计[M]?西安：西安电子科技大学 出版社，1999.
王金明，张雄伟?FIR滤波器的设计与实现 [J],电视技术,2003.
刘凌?数字信号处理的FPGA实现?北京：清 华大学出版社?2006?
程[M],电子工业出版社，2009.
程[M],电子工业出版社，2009.
[6]张志涌，徐彦琴等编著.MATLAB教程-基于 6?X版本[M]北京航空航天大学出版社.
⑺曾繁泰，陈美金，VHDL程序设计[M]?北京:
清华大学出版社，2000.
赖联有，吴伟力，许伟坚?基于FPGA的FIR 滤波器设计[J]?集美大学学报（自然科学 版）.200611、（4）： 347?350?
刘舒帆，费诺，陆辉?数字信号处理实验 （MATLAB版）?西安：西安电子科技大学出
版社，200&
[10JMATLAB user5s Guide.The
Mathworks.Inc.1995.
注：
1、 开趣报告是本科生毕业设计（论文）的一个重舉组成部分。学生应根据毕业设计（论文）任务书的要 求和文献调研结果，在开始撰写论文之前写出开题报告.
2、 参考文献按下列格式（A为期刊，B为专著）
A：［序号］、作者（外文姓前名后，名缩写，不加缩写点，3人以上作者只写前3人，后用“等”代替.） 题名、期刊名（外文可缩写，不加缩写点）年份、卷号（期号）：起止页码。
B：［序号］、作者、书名、版次、（初版不写）、出版地、出版单位、出版时间、页码.
3、 表中各项可加附页.
推荐访问:开题报告 开题 报告 设计 FIR数字滤波器设计开题报告