数电课程设计
实
验
报
告
通信工程XX班
XXX
数字钟的设计与制作
一、 设计任务
本次课程设计要求以中规模集成电路为主，利用所学知识，设计一个数字钟。
通过本次课程设计，进一步加强数字电路综合应用能力， 掌握数字电路的设计技 巧，增强实践能力，以及熟练掌握数字钟的系统设计、组装、调试及故障排除的 方法。
二、 设计要求
设计一台可以显示时、分、秒的数字钟。
具有校时功能，可以对时、分秒单独校时。
3?具有整点报时功能。
要求电路主要采用中小规模数字集成电路来实现。
三、 工作原理
数字电子钟由秒信号发生器。“时、分、秒”计数器、译码显示器、校时电
路、整点报时电路等组成。秒信号发生器主要由 555振荡器分频后得到；秒、分 都是60进制，故由60进制计数器构成；时为24进制，即由24进制计数器构成; 显示部分由译码和数码显示构成，将“时、分、秒”计数器的输出状态经七段显 示译码器译码，通过六位数码管显示出来。校时电路和整点报时电路由门电路和 开关等构成。
1、秒脉冲信号发生器
秒脉冲信号发生器是数字电子钟的核心部分， 它的精度和稳定度决定了数字 钟的质量。由振荡器与分频器组合产生秒脉冲信号。
振荡器：通常用555定时器与RC构成的多谐振荡器，输出2KHz脉冲。
分频器：分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能 扩展电路所需要的信号，选用六片进行 CC4518因为每片为1/10分频器，三片 级联刚好获得2Hz脉冲，再经过二分频得到标准 1HZ脉冲，其余两片构成两个 二分频得到1KHZ和500HZ脉冲供整点报时用，其电路图如下：
VDD5VVs14.43k QR1C-KVCCRSTOUTDISTHRTRICONGND91041HZ1KHZVSSLIO3 -0102KHZ U3AORI<5?EN11AMR11B1C》CP11DEN22AMR22B2C
VDD
5V
Vs
14.43k Q
R1
C-
K
VCC
RST
OUT
DIS
THR
TRI
CON
GND
9
104
1HZ
1KHZ
VSS
L
IO3 -0
10
2KHZ U3A
O
RI
<5?
EN1
1A
MR1
1B
1C
》CP1
1D
EN2
2A
MR2
2B
2C
、CP2
2D
U31B
EN1
1A
MR1
1B
1C
》CP1
1D
U34A
EN2
2A
MR2
2B
2C
》CP2
2D
U50B
10nF 丰 10nF
C Cf
555_V
Timer
.EN1
1A
MR1
1B
1C
> CP1
1D
U54A
2
一 z
1
3
4
5
6
EN1
1A
MR1
1B
1C
> CP1
1D
U55A
1
3
4
5
6
2
7
102
500HZ
图2秒脉冲信号发生器
2、秒、分、时计数器的设计
秒、分计数采用60进制计数器、时采用24进制计数器。他们都是8个BCD 码输出，一个进位输出，一个时钟脉冲输入。在设计层次电路时，皆可以设计为 一个输入端，9个输出端。在Multisim仿真软件中，按照模块化化设计，不但将 复杂的电路图变简单，而且更加直观，便于检测调试。如 60进制的封装的模块
图如下：
IO1 IO2
103
104
105
X2 IO6
107
108
109
IO10
其中，IO1为进位输入，IO10为进位输出，IO2~IO9是计数器BCD码输出, 同理，其他模块也可以这样设计。
? 60进制计数器
秒或分的显示电路为60进制，以秒为例如图2，右边为秒个位，左边为秒 十位，秒个位的电路中置零引脚和时钟输入端 CP1必须接地，这是因为 CMOS
的引脚不能悬空，否则会影响实验结果，CP0接秒脉冲信号，考虑到秒个位计数
到9的时候必须进位，所以在显示 0的同时输出一个进位信号，输出是 0000, 因此可以用一个或非门，当输出是 0000的时候提供一个进位信号至秒十位的时 钟输入端，秒十位另一个时钟输入端接地，当秒十位计数器计到5时，在输出为 0110时提供一个信号到秒十位计数器的置零端，使其实现 0110000，即六
十进制。
102
IO1 时钟脉冲 □
图3 60进制计数器
? 24进制计数器
下图是时计数显示电路设计图，与分、秒不同的是，这一块是 24进制，当
时十位为0、1的时候，时个位正常从0 —9显示；当时十位为2时，要求时个位 的显示是0、1、2、3,然后就回到0,因此在置零这一部分接法不同于分、秒计 数显示电路，考虑到当时计数器为 23时必须变为00,即当时十位输出为0010、 时个位输出为0100时，分别变为0000、0000，因此可用一个与门实现，按如图 的接法，并且注意到时十位和时个位都必须置零。
电路图如下：
IO1IO2
IO1
IO2
图
图4 24进制计数器
?校准电路
校准电路的工作过程如图5所示，正常工作情况下，J3断开，J1, J2闭合,
秒脉冲进入计数器。当需要对秒进行校正时，闭合和断开 J3知道需要的数字
为止；需要对分校正时，J3处于闭合的情况下，断开J2,秒脉冲进入进入到 分计时，则分计数器快速计数，直到显示时间为所需要的数字为止，再闭合
J2同理，可以对时进行校正。校准电路内部电路图如图 6：
U17A时钟脉冲秒进位分进位515253
□—
I□—103IO4
□—106ccVU18AU24AU19AU20AU21AU25AU22AIO7L-q
U17A
时钟脉冲
秒进位
分进位
51
52
53
□—
I□—
103
IO4
□—
106
cc
V
U18A
U24A
U19A
U20A
U21A
U25A
U22A
IO7
L-q
108
IO9
—0
时个位
分个位
秒个位
R2
U23A
R
图5校准电路
?整点报时电路
整点报时电路的功能要求是，每当数字钟计时快要到整点时发出声响， 通常 按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。
设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最 后一声高音（约1KHZ发生在59分59秒，它们的持续时间均为1秒。
如表3-6-2所示
CP（秒）
Q3s1
Q2s1
Q1s1 J
Q0s1
功能
50
0
0
0 1
1 0 I
1
51
0
0
0
1 1
1鸣低音
52
0
0
1
0
停
53
0
0
1 I
1
鸣低音
54
0
i
0
1 0 1
停
55
0
i
0
1 1
鸣低音
56
0
i
1
1 0 1
停
57
0
i
1
鸣低音
58
1 0 1
1 ~
hn
停
59
0
0
I i
鸣高音
00
0 J
0
0
停
报时电路如下图所示:
图6整点报时电路
?数字电子钟连线图
vssI01X7555VCC901D ABCDEFGD Y Y Y Y Y Y Y VU7E I T S0 12 3 L B L SAA AA VD ABCDEfGD Y Y Y YY YY VU38E I T S 0 12 3 L B L SAA AA ~~~ V2 34567 890Q QQ Q QQ QQ 6 3 制1 X毬 o 262842丫 丫丫丫 丫丫丫丫丫 丫丫 丫丫丫U36U37VCCU41U42R50Q1X5I01整点报时IO1IO110：I01
vss
I01
X7
555
VCC
901
D ABCDEFG
D Y Y Y Y Y Y Y V
U7
E I T S
0 12 3 L B L S
AA AA V
D ABCDEfG
D Y Y Y YY YY V
U38
E I T S 0 12 3 L B L S
AA AA ~~~ V
2 34567 890
Q QQ Q QQ QQ 6 3 制
1 X毬 o 2
628
42
丫 丫丫丫 丫丫丫
丫丫 丫丫 丫丫丫
U36
U37
VCC
U41
U42
R50
Q1
X5
I01
整点报时
IO1
IO1
10：
I01
102 I 03
I 04
I 05
I 06
I 07
108
109
I010
X6 I06
10：
10,
105
6（进制I08
E I T S 0 12 3 L B L S A A A A
103
104
105
X2 I06
I07
60进制I08
I01
y y yy yy
89
E I T
0 12 3 L B L A A A A
E I T
0 12 3 L B L A A A A
E I T 0 12 3 L B L A A A A
I01
XLV1
—'X1
IO1 102
103
104
分频电路
I07
I08
I09
X4
I05丄亠z
I06校时
| VSS
图7整机电路
四、电路调试
课程设计的起点在于仿真，在设计好基本电路图后，通过Multisim仿真电路， 在Multisim 中，执行Place/Hierachical Block 命令，找到以存储的层次块，
点打开即可出现在电路模板中，在在元件库中找出信号发生器数码显示器。 本次
设计中先采用现成的信号发生器进行分步调试。为使各电路接线后能顺利工作， 对各个层次块可以先分别测试器功能。将信号发生器分别接入60进制和24进制 计数器层次块，其输出接数码管或示波器，看其是否完成电路功能。对其校准电
路，只有当整机电路连接好以后，按校准电路所说的方式，看是否能起到时、分、 秒的校准。而整点报时电路必须先通过校时电路将时间调到 59分50秒，再启动 仿真，看其是否能报时5下，前4次是低音，到最后一次是咼音。本次实验各模 块节能完成其功能，接好整机电路后，能完成所需功能，故本次数字电子钟的设 计能满足设计要求。
五、实验心得
在本次课程设计中，其实最开始选择的软件并不是 Multisim，而是更为专
业的Pspice，一是因为以前学模拟电路的时候自己用过一段时间，所以相对来 说会比较熟悉。，二是它仿真的结果非常精确。但是当设计好电路进行仿真时， 却出现了两个问题：首先是在进行数字电路仿真时， Pspice的优势并不是非常
明显，它不像纯模拟电路仿真，可以做直流分析，交流分析，瞬态分析以及频率 响应等等，而它对数字电路只能进行瞬态分析；另外，在导原件库也存在麻烦
（Deme版的没有网络抓取功能）。所以，尽管Pspice仿真的结果比较好，但考
虑到使用的方便性，最终不得不放弃它而选用比较直观简单的 Multisim。接下
来通过一天左右的时间熟悉软件，在电路仿真时，我的思路是按照模块化的思路 设计，将每个模块分别调试，然后将他们封装起来备用。这样在最后的总电路仿 真时，不必要将所有的组成元件都画出来， 而只需要将每个封装好的模块按照相 应的接口连接起来即可。这样在最后检查电路的时候比较方便， 而且电路图也比 较直观。但是说到这里，我不得不说几句 Multisum的“坏话”仿真结果不够准 确是它最大的弊病，一般的分立元件的电路仿真出来还比较靠谱， 但一旦仿真如
555振荡电路时，出来什么就很难说了，比如，我先计算好一个振荡输出频率（肯 定是正确的），当时按电路仿真出来的结果却差别很大 （几百赫兹），所以就得设 置它的各项仿真参数，如仿真步长，时间等等，并且不断调试，最后才能勉强符 合要求。所以如果它能够有像 Pspice那样能够自适应设置最佳仿真参数的话， 就省去很多麻烦了。但是不管怎样，通过几天和它的“斗争” ，我也的确学到了
不少东西，至少能够独立的设计一个电路并进行测试分析， 所以还是受益颇多的。
通过这次的实验，
Whe n you are old and grey and full of sleep,
And no ddi ng by the fire, take dow n this book,
And slowly read, and dream of the soft look
Your eyes had once, and of their shadows deep;
How many loved your mome nts of glad grace,
And loved your beauty with love false or true,
But one man loved the pilgrim soul in you,
And loved the sorrows of your cha nging face;
And bending dow n beside the glow ing bars,
Murmur, a little sadly, how love fled
And paced upon the mountains overhead
And hid his face amid a crowd of stars.
The furthest dista nee in the world
Is not betwee n life and death
But whe n I sta nd in front of you
Yet you don't know that
I love you.
The furthest dista nee in the world
Is not whe n I sta nd in front of you
Yet you can't see my love
But whe n un doubtedly knowing the love from both
Yet cannot be together.
The furthest dista nee in the world
Is not being apart while being in love
But whe n I pla inly cannot resist the year ning
Yet prete nding you have n ever bee n in my heart.
The furthest dista nee in the world
Is not struggli ng aga inst the tides
But using on e's in differe nt heart
To dig an un crossable river
For the one who loves you.
推荐访问:实验报告 时钟 实验 数字 数字时钟实验报告（10页）